( en | de | ru )

 

Disambiguierung von "Marques, Felipe S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Transistor Count Optimization in IG FinFET Network Design.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (9): 1483-1496 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

António Marques

Ricardo Marques

Miguel Marques

Nicolas Marques

Euro Marques

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast disjoint transistor networks from BDDs., , , , , und . SBCCI, Seite 137-142. ACM, (2006)Post-processing of supergate networks aiming cell layout optimization., , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)Exploring Independent Gates in FinFET-Based Transistor Network Generation., , , , und . SBCCI, Seite 41:1-41:6. ACM, (2014)Improving the methodology to build non-series-parallel transistor arrangements., , , , , und . SBCCI, Seite 1-6. IEEE, (2013)Toward better layout design in ASTRAN CAD tool by using an efficient transistor folding., , , , und . MWSCAS, Seite 1-4. IEEE, (2016)Analyzing Area and Performance Penalty of Protecting Different Digital Modules with Hamming Code and Triple Modular Redundancy., , , , , und . SBCCI, Seite 95-100. IEEE Computer Society, (2002)Transistor-level optimization of CMOS complex gates., , , , , und . LASCAS, Seite 1-4. IEEE, (2013)Performance and Energy Consumption Analysis of Embedded Applications Based on Android Platform., , , , und . SBESC, Seite 59-64. IEEE Computer Society, (2012)Transistor Count Optimization in IG FinFET Network Design., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (9): 1483-1496 (2017)A new approach to the use of satisfiability in false path detection., , , und . ACM Great Lakes Symposium on VLSI, Seite 308-311. ACM, (2005)