( en | de | ru )

 

Disambiguierung von "Parandeh-Afshar, Hadi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A flexible DSP block to enhance FPGA arithmetic performance.

, , , , , und . FPT, Seite 70-77. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shahnam Afshar

Karin Afshar

Karin Afshar

Kambiz Afshar

Daryoush Afshar

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast INC-XOR codec for low-power address buses., , , und . IET Comput. Digit. Tech., 1 (5): 625-626 (2007)A flexible DSP block to enhance FPGA arithmetic performance., , , , , und . FPT, Seite 70-77. IEEE Computer Society, (2009)Architectural improvements for field programmable counter arrays: enabling efficient synthesis of fast compressor trees on FPGAs., , , , , , , und . FPGA, Seite 181-190. ACM, (2008)Measuring and Reducing the Performance Gap between Embedded and Soft Multipliers on FPGAs., und . FPL, Seite 225-231. IEEE Computer Society, (2011)Efficient synthesis of compressor trees on FPGAs., , und . ASP-DAC, Seite 138-143. IEEE, (2008)A novel FPGA logic block for improved arithmetic performance., , und . FPGA, Seite 171-180. ACM, (2008)Enhancing FPGA Performance for Arithmetic Circuits., , , und . DAC, Seite 334-337. IEEE, (2007)Exploiting fast carry-chains of FPGAs for designing compressor trees., , und . FPL, Seite 242-249. IEEE, (2009)A Novel Merged Multiplier-Accumulator Embedded in DSP Coprocessor., , und . ICECS, Seite 119-122. IEEE, (2006)An FPGA Logic Cell and Carry Chain Configurable as a 6: 2 or 7: 2 Compressor., , und . ACM Trans. Reconfigurable Technol. Syst., 2 (3): 19:1-19:42 (2009)