( en | de | ru )

 

Disambiguierung von "Koike, Hiroki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A novel memory test system with an electromagnet for STT-MRAM testing.

, , , , , , und . NVMTS, Seite 1-4. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hiroki Takahashi

Hiroki Kawamura

Hiroki Sumizawa

Ursula Koike-Good

 

Weitere Publikationen von Autoren mit dem selben Namen

NV-SRAM: a nonvolatile SRAM with backup ferroelectric capacitors., , , , , , , , , und . IEEE J. Solid State Circuits, 36 (3): 522-527 (2001)An embedded FeRAM macro cell for a smart card microcontroller., , , , , , , , , und 3 andere Autor(en). CICC, Seite 439-442. IEEE, (1998)An FPGA-Accelerated Fully Nonvolatile Microcontroller Unit for Sensor-Node Applications in 40nm CMOS/MTJ-Hybrid Technology Achieving 47.14μW Operation at 200MHz., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 202-204. IEEE, (2019)Flag Bicolorings, Pseudo-Orientations, and Double Covers of Maps., , , und . Electron. J. Comb., 24 (1): 1 (2017)FeRAM device and circuit technologies fully compatible with advanced CMOS., , , , , , , , , und 2 andere Autor(en). CICC, Seite 171-178. IEEE, (2001)A novel memory test system with an electromagnet for STT-MRAM testing., , , , , , und . NVMTS, Seite 1-4. IEEE, (2019)Design and Heavy-Ion Testing of MTJ/CMOS Hybrid LSIs for Space-Grade Soft-Error Reliability., , , , , , , , , und 2 andere Autor(en). IRPS, Seite 54-1. IEEE, (2022)An Electrically Adjustable 3-Terminal Regulator for Post-Fabrication Level-Trimming with a Reliable 1-Wire Serial I/O., , und . IEICE Trans. Electron., 94-C (6): 945-952 (2011)1Mb 4T-2MTJ nonvolatile STT-RAM for embedded memories using 32b fine-grained power gating technique with 1.0ns/200ps wake-up/power-off times., , , , , , , , und . VLSIC, Seite 46-47. IEEE, (2012)Stochastic behavior-considered VLSI CAD environment for MTJ/MOS-hybrid microprocessor design., , , , , , und . ISCAS, Seite 1878-1881. IEEE, (2016)