( en | de | ru )

 

Disambiguierung von "Reis, André Inácio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Impact and optimization of lithography-aware regular layout in digital circuit design.

, , , , und . ICCD, Seite 279-284. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

André Reis

André Reis

Andre Reis

Inácio Barros

Isabel Inácio

 

Weitere Publikationen von Autoren mit dem selben Namen

Constructive AIG optimization considering input weights., , und . ISQED, Seite 769-776. IEEE, (2011)A comparative study of CMOS gates with minimum transistor stacks., , , , und . SBCCI, Seite 93-98. ACM, (2007)Efficient method to compute minimum decision chains of Boolean functions., , , und . ACM Great Lakes Symposium on VLSI, Seite 419-422. ACM, (2011)Efficient Test Circuit to Qualify Logic Cells., , , und . ISCAS, Seite 2733-2736. IEEE, (2009)Tool integration using the web-services approach., , , und . ACM Great Lakes Symposium on VLSI, Seite 337-340. ACM, (2005)Lithography analysis of via-configurable transistor-array fabrics., , und . NORCHIP, Seite 1-4. IEEE, (2012)Exact Benchmark Circuits for Logic Synthesis., , , , , , und . IEEE Des. Test, 37 (3): 51-58 (2020)Routing Resistance Influence in Loading Effect on Leakage Analysis., , und . PATMOS, Volume 5953 von Lecture Notes in Computer Science, Seite 317-325. Springer, (2009)Unified Theory to Build Cell-Level Transistor Networks from BDDs., , , und . SBCCI, Seite 199-204. IEEE Computer Society, (2003)A Virtual Board Approach for Prototyping and Teaching Digital Design., , und . SBCCI, Seite 1-6. IEEE, (2022)