( en | de | ru )

 

Disambiguierung von "Friedman, Daniel J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 45nm CMOS neuromorphic chip with a scalable architecture for learning in networks of spiking neurons.

, , , , , , , , , , und . CICC, Seite 1-4. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zviel Friedman

Alexander Friedman

Ariell Friedman

Michel Friedman

Daniel J Schad

 

Weitere Publikationen von Autoren mit dem selben Namen

7.2 A 28GHz 32-element phased-array transceiver IC with concurrent dual polarized beams and 1.4 degree beam-steering resolution for 5G communication., , , , , , , , , und 10 andere Autor(en). ISSCC, Seite 128-129. IEEE, (2017)A wide tuning range (1 GHz-to-15 GHz) fractional-N all-digital PLL in 45nm SOI., , , , und . CICC, Seite 431-434. IEEE, (2008)An Integral Path Self-Calibration Scheme for a Dual-Loop PLL., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 48 (4): 996-1008 (2013)Ultra-low-power analog design.. ISSCC, Seite 526-527. IEEE, (2017)All-Digital Dynamic Self-Detection and Self-Compensation of Static Phase Offsets in Charge-Pump PLLs., , , und . ISSCC, Seite 176-595. IEEE, (2007)A 5.4mW 0.0035mm2 0.48psrms-jitter 0.8-to-5GHz non-PLL/DLL all-digital phase generator/rotator in 45nm SOI CMOS., , , , , , und . ISSCC, Seite 98-99. IEEE, (2009)An integral path self-calibration scheme for a 20.1-26.7GHz dual-loop PLL in 32nm SOI CMOS., , , , , , , , , und 1 andere Autor(en). VLSIC, Seite 176-177. IEEE, (2012)Characterization of 14nm CMOS Technology At Cryogenic Temperatures Using Dense Addressable Arrays., , , , , und . VTS, Seite 1-7. IEEE, (2024)A 250-mW 60-GHz CMOS Transceiver SoC Integrated With a Four-Element AiP Providing Broad Angular Link Coverage., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 55 (6): 1516-1529 (2020)A 10-Gb/s Compact Low-Power Serial I/O With DFE-IIR Equalization in 65-nm CMOS., , , , und . IEEE J. Solid State Circuits, 44 (12): 3526-3538 (2009)