( en | de | ru )

 

Disambiguierung von "Udipi, Aniruddha N."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimizing communication and capacity in a 3D stacked reconfigurable cache hierarchy.

, , , , , , , und . HPCA, Seite 262-274. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

n n n

Aniruddha Nazre

Aniruddha Marathe

Aniruddha Kembhavi

Aniruddha Jayant Deshpande

 

Weitere Publikationen von Autoren mit dem selben Namen

CDPU: Co-designing Compression and Decompression Processing Units for Hyperscale Systems., , , , , , , , , und 3 andere Autor(en). ISCA, Seite 39:1-39:17. ACM, (2023)Designing Efficient Memory for Future Computing Systems.. University of Utah, USA, (2012)Optimizing communication and capacity in a 3D stacked reconfigurable cache hierarchy., , , , , , , und . HPCA, Seite 262-274. IEEE Computer Society, (2009)Simulating DRAM controllers for future system architecture exploration., , , , und . ISPASS, Seite 201-210. IEEE Computer Society, (2014)Rethinking DRAM design and organization for energy-constrained multi-cores., , , , , und . ISCA, Seite 175-186. ACM, (2010)LOT-ECC: Localized and tiered reliability mechanisms for commodity memory systems., , , , und . ISCA, Seite 285-296. IEEE Computer Society, (2012)Quantifying the relationship between the power delivery network and architectural policies in a 3D-stacked memory device., , , , , und . MICRO, Seite 198-209. ACM, (2013)Combining memory and a controller with photonics through 3D-stacking to enable scalable and energy-efficient systems., , , , und . ISCA, Seite 425-436. ACM, (2011)Non-uniform power access in large caches with low-swing wires., , und . HiPC, Seite 59-68. IEEE Computer Society, (2009)Towards scalable, energy-efficient, bus-based on-chip networks., , und . HPCA, Seite 1-12. IEEE Computer Society, (2010)