( en | de | ru )

 

Disambiguierung von "Ling, Andrew C."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Flexibility: FPGAs and CAD in Deep Learning Acceleration.

, , , , und . ISPD, Seite 34-41. ACM, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andrew C Brunson

Andrew C Oates

Andrew C Rouse

Dchi-ling Ling

Ling Lan

 

Weitere Publikationen von Autoren mit dem selben Namen

Harnessing Numerical Flexibility for Deep Learning on FPGAs., , , , , , , , , und 1 andere Autor(en). HEART, Seite 1:1-1:3. ACM, (2018)BddCut: Towards Scalable Symbolic Cut Enumeration., , und . ASP-DAC, Seite 408-413. IEEE Computer Society, (2007)Harnessing the Power of FPGAs with the Intel FPGA SDK for OpenCL™., , und . IWOCL, Seite 19:1. ACM, (2017)In-Package Domain-Specific ASICs for Intel® Stratix® 10 FPGAs: A Case Study of Accelerating Deep Learning Using TensorTile ASIC., , , , , , , , , und 1 andere Autor(en). FPL, Seite 106-110. IEEE Computer Society, (2018)DLA: Compiler and FPGA Overlay for Neural Network Inference Acceleration., , , , , , , , , und 1 andere Autor(en). FPL, Seite 411-418. IEEE Computer Society, (2018)Challenges/Opportunities to Enable Dependable Scale-out System with Groq Deterministic Tensor-Streaming Processors., , , , , , und . DSN (Supplements), Seite 19-22. IEEE, (2022)FPGA PLB Evaluation using Quantified Boolean Satisfiability., , und . FPL, Seite 19-24. IEEE, (2005)Towards scalable placement for FPGAs., , , und . FPGA, Seite 147-156. ACM, (2010)Towards automated ECOs in FPGAs., , , und . FPGA, Seite 3-12. ACM, (2009)Incremental placement for structured ASICs using the transportation problem., , und . VLSI-SoC, Seite 172-177. IEEE, (2007)