Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 1ynm 1.25V 8Gb 16Gb/s/Pin GDDR6-Based Accelerator-in-Memory Supporting 1TFLOPS MAC Operation and Various Activation Functions for Deep Learning Application.

D. Kwon, S. Lee, K. Kim, S. Oh, J. Park, G. Hong, D. Ka, K. Hwang, J. Park, K. Kang, J. Kim, J. Jeon, N. Kim, Y. Kwon, K. Vladimir, W. Shin, J. Won, M. Lee, H. Joo, H. Choi, G. Kim, B. An, J. Lee, D. Ko, Y. Jun, I. Kim, C. Song, I. Kim, C. Park, S. Kim, C. Jeong, E. Lim, D. Kim, J. Jang, I. Park, J. Chun, und J. Cho. IEEE J. Solid State Circuits, 58 (1): 291-302 (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Miyeon Cho

Photooxygenierung in Mikroemulsionen und mit dualen PhotokatalysatorenM. Cho. Uni Köln, (2009)

Seongdon Cho

Myunghun Cho

Eunjung Cho

Yongsun Cho

Weitere Publikationen von Autoren mit dem selben Namen

13.1 A 35.4Gb/s/pin 16Gb GDDR7 with a Low-Power Clocking Architecture and PAM3 IO Circuitry.J. Yang, H. Ko, K. Kim, H. Park, J. Park, J. Kang, J. Cha, S. Kim, Y. Kim, M. Park und 14 andere Autor(en). ISSCC, Seite 232-234. IEEE, (2024)A 1ynm 1.25V 8Gb 16Gb/s/Pin GDDR6-Based Accelerator-in-Memory Supporting 1TFLOPS MAC Operation and Various Activation Functions for Deep Learning Application.D. Kwon, S. Lee, K. Kim, S. Oh, J. Park, G. Hong, D. Ka, K. Hwang, J. Park, K. Kang und 27 andere Autor(en). IEEE J. Solid State Circuits, 58 (1): 291-302 (2023)A 192-Gb 12-High 896-GB/s HBM3 DRAM with a TSV Auto-Calibration Scheme and Machine-Learning-Based Layout Optimization.M. Park, H. Cho, T. Yun, S. Byeon, Y. Koo, S. Yoon, D. Lee, S. Choi, J. Park, J. Lee und 39 andere Autor(en). ISSCC, Seite 444-446. IEEE, (2022)A 1.1V 16Gb DDR5 DRAM with Probabilistic-Aggressor Tracking, Refresh-Management Functionality, Per-Row Hammer Tracking, a Multi-Step Precharge, and Core-Bias Modulation for Security and Reliability Enhancement.W. Kim, C. Jung, S. Yoo, D. Hong, J. Hwang, J. Yoon, O. Jung, J. Choi, S. Hyun, M. Kang und 27 andere Autor(en). ISSCC, Seite 414-415. IEEE, (2023)13.8 A 1a-nm 1.05V 10.5Gb/s/pin 16Gb LPDDR5 Turbo DRAM with WCK Correction Strategy, a Voltage-Offset-Calibrated Receiver and Parasitic Capacitance Reduction.Y. Seo, J. Choi, S. Cho, H. Han, W. Kim, G. Ryu, J. Ahn, Y. Cho, S. Choi, S. Lee und 20 andere Autor(en). ISSCC, Seite 246-248. IEEE, (2024)A 1ynm 1.25V 8Gb, 16Gb/s/pin GDDR6-based Accelerator-in-Memory supporting 1TFLOPS MAC Operation and Various Activation Functions for Deep-Learning Applications.S. Lee, K. Kim, S. Oh, J. Park, G. Hong, D. Ka, K. Hwang, J. Park, K. Kang, J. Kim und 21 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2022)A 192-Gb 12-High 896-GB/s HBM3 DRAM With a TSV Auto-Calibration Scheme and Machine-Learning-Based Layout Optimization.M. Park, J. Lee, K. Cho, J. Park, J. Moon, S. Lee, T. Kim, S. Oh, S. Choi, Y. Choi und 29 andere Autor(en). IEEE J. Solid State Circuits, 58 (1): 256-269 (2023)A 16Gb/s/pin 8Gb GDDR6 DRAM with bandwidth extension techniques for high-speed applications.K. Hwang, B. Kim, S. Byeon, K. Kim, D. Kwon, H. Lee, G. Lee, S. Yoon, J. Cha, S. Jang und 11 andere Autor(en). ISSCC, Seite 210-212. IEEE, (2018)A 1.1V 2y-nm 4.35Gb/s/pin 8Gb LPDDR4 mobile device with bandwidth improvement techniques.K. Song, S. Lee, D. Kim, Y. Shim, S. Park, B. Ko, D. Hong, Y. Joo, W. Lee, Y. Cho und 10 andere Autor(en). CICC, Seite 1-4. IEEE, (2014)13.4 A 48GB 16-High 1280GB/s HBM3E DRAM with All-Around Power TSV and a 6-Phase RDQS Scheme for TSV Area Optimization.J. Lee, K. Cho, C. Lee, Y. Lee, J. Park, S. Oh, Y. Ju, C. Jeong, H. Cho, J. Lee und 38 andere Autor(en). ISSCC, Seite 238-240. IEEE, (2024)