( en | de | ru )

 

Disambiguierung von "Suresh, Vikram B."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 280mV 3.1pJ/code Huffman Decoder for DEFLATE Decompression Featuring Opportunistic Code Skip and 3-way Symbol Generation in 14nm Tri-gate CMOS.

, , , , , , , , , und . A-SSCC, Seite 263-266. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vikram Mehta

Vikram Menon

Vikram Mavalankar

Suresh Duggal

Suresh Merchant

 

Weitere Publikationen von Autoren mit dem selben Namen

340 mV-1.1 V, 289 Gbps/W, 2090-Gate NanoAES Hardware Accelerator With Area-Optimized Encrypt/Decrypt GF(2 4 ) 2 Polynomials in 22 nm Tri-Gate CMOS., , , , , , , , und . IEEE J. Solid State Circuits, 50 (4): 1048-1058 (2015)A 7-Gbps SCA-Resistant Multiplicative-Masked AES Engine in Intel 4 CMOS., , , , , , , und . IEEE J. Solid State Circuits, 58 (4): 1106-1116 (2023)Managing test coverage uncertainty due to thermal noise in nano-CMOS: A case-study on an SRAM array., und . ICCD, Seite 201-206. IEEE Computer Society, (2013)Entropy Extraction in Metastability-based TRNG., und . HOST, Seite 135-140. IEEE Computer Society, (2010)On-chip lightweight implementation of reduced NIST randomness test suite., , und . HOST, Seite 93-98. IEEE Computer Society, (2013)218Kauth/s, 3nJ/auth SCA/ML-Resistant Privacy-Preserving Mutual Authentication Accelerator with a Crypto-Double-Coupled PUF in 4nm class CMOS., , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)A 305mV-850mV 400μW 45GSamples/J reconfigurable compressive sensing engine with early-termination for ultra-low energy target detection in 14nm tri-gate CMOS., , , , , , , , , und . A-SSCC, Seite 253-256. IEEE, (2016)A 220-900mV 179Mcode/s 36pJ/code Canonical Huffman Encoder for DEFLATE Compression in 14nm CMOS., , , , , , , , , und 2 andere Autor(en). CICC, Seite 1-4. IEEE, (2019)340mV-1.1V, 289Gbps/W, 2090-gate NanoAES hardware accelerator with area-optimized encrypt/decrypt GF(24)2 polynomials in 22nm tri-gate CMOS., , , , , , , , und . VLSIC, Seite 1-2. IEEE, (2014)A 4fJ/bit delay-hardened physically unclonable function circuit with selective bit destabilization in 14nm tri-gate CMOS., , , , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)