( en | de | ru )

 

Disambiguierung von "Morf, Thomas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 100Gb/s 1.1pJ/b PAM-4 RX with Dual-Mode 1-Tap PAM-4 / 3-Tap NRZ Speculative DFE in 14nm CMOS FinFET.

, , , , , , , , , , und . ISSCC, Seite 112-114. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gregor Morfill

Geert Morf

Ulrich Morf

Heinrich Morf

Jan Morf

 

Weitere Publikationen von Autoren mit dem selben Namen

A 5.7mW/Gb/s 24-to-240Ω 1.6Gb/s thin-oxide DDR transmitter with 1.9-to-7.6V/ns clock-feathering slew-rate control in 22nm CMOS., , , , , , , , und . ISSCC, Seite 310-311. IEEE, (2013)23.6 A 30Gb/s 0.8pJ/b 14nm FinFET receiver data-path., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 408-409. IEEE, (2016)A 24-to-72GS/s 8b time-interleaved SAR ADC with 2.0-to-3.3pJ/conversion and >30dB SNDR at nyquist in 14nm CMOS FinFET., , , , , , , , , und . ISSCC, Seite 358-360. IEEE, (2018)Cryogenic Characterization and Modeling of 14 nm Bulk FinFET Technology., , , , , , , und . ESSCIRC, Seite 67-70. IEEE, (2021)Designing (Not Only) Lunar Space Data Centers., , , , , , , , , und 2 andere Autor(en). IGARSS, Seite 6104-6108. IEEE, (2024)22.1 A 90GS/s 8b 667mW 64× interleaved SAR ADC in 32nm digital SOI CMOS., , , , , , , , , und . ISSCC, Seite 378-379. IEEE, (2014)A 100-mW 4×10 Gb/s transceiver in 80-nm CMOS for high-density optical interconnects., , , , , , , , und . IEEE J. Solid State Circuits, 40 (12): 2667-2679 (2005)Background calibration using noisy reference ADC for a 12 b 600 MS/s 2 × TI SAR ADC in 14nm CMOS FinFET., , , , , , , , , und 2 andere Autor(en). ESSCIRC, Seite 183-186. IEEE, (2017)A 161mW 56Gb/s ADC-Based Discrete Multitone Wireline Receiver Data-Path in 14nm FinFET., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 476-478. IEEE, (2019)A 28Gb/s 4-tap FFE/15-tap DFE serial link transceiver in 32nm SOI CMOS technology., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 324-326. IEEE, (2012)