( en | de | ru )

 

Disambiguierung von "Castoro, Giacomo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 59.3fs Jitter and -62.1dBc Fractional-Spur Digital PLL Based on a Multi-Edge Power-Gating Phase-Detector.

, , , , , , und . CICC, Seite 1-2. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Giacomo Ricciarelli

Giacomo D'Antonio

Giacomo Fornari

Giacomo Gazzaniga

Giacomo D'Antonio

 

Weitere Publikationen von Autoren mit dem selben Namen

A 76.7fs-lntegrated-Jitter and -71.9dBc In-Band Fractional-Spur Bang-Bang Digital PLL Based on an Inverse-Constant-Slope DTC and FCW Subtractive Dithering., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 78-79. IEEE, (2023)10.1 An 8.75GHz Fractional-N Digital PLL with a Reverse-Concavity Variable-Slope DTC Achieving 57.3fsrms Integrated Jitter and -252.4dB FoM., , , , , , , und . ISSCC, Seite 188-190. IEEE, (2024)A 59.3fs Jitter and -62.1dBc Fractional-Spur Digital PLL Based on a Multi-Edge Power-Gating Phase-Detector., , , , , , und . CICC, Seite 1-2. IEEE, (2024)A 66.7fs-Integrated-Jitter Fractional-N Digital PLL Based on a Resistive-Inverse-Constant-Slope DTC., , , , , , und . CICC, Seite 1-2. IEEE, (2024)10.6 A 10GHz FMCW Modulator Achieving 680MHz/μs Chirp Slope and 150kHz rms Frequency Error Based on a Digital-PLL with a Non-Uniform Piecewise-Parabolic Digital Predistortion., , , , , , , , und . ISSCC, Seite 198-200. IEEE, (2024)A 9.25GHz Digital PLL with Fractional-Spur Cancellation Based on a Multi-DTC Topology., , , , , , , , , und . ISSCC, Seite 82-83. IEEE, (2023)