( en | de | ru )

 

Disambiguierung von "Dartizio, Simone Mattia"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
10.1 An 8.75GHz Fractional-N Digital PLL with a Reverse-Concavity Variable-Slope DTC Achieving 57.3fsrms Integrated Jitter and -252.4dB FoM.

, , , , , , , und . ISSCC, Seite 188-190. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mattia Mattioni

Mattia Broilo

Dolores Mattia

Mattia Righi

Mattia Fumagalli

 

Weitere Publikationen von Autoren mit dem selben Namen

10.1 An 8.75GHz Fractional-N Digital PLL with a Reverse-Concavity Variable-Slope DTC Achieving 57.3fsrms Integrated Jitter and -252.4dB FoM., , , , , , , und . ISSCC, Seite 188-190. IEEE, (2024)Design of small-footprint, high-spectral purity and low-jitter digitally-intensive frequency synthetizers. Polytechnic University of Milan, Italy, (2023)A 76.7fs-lntegrated-Jitter and -71.9dBc In-Band Fractional-Spur Bang-Bang Digital PLL Based on an Inverse-Constant-Slope DTC and FCW Subtractive Dithering., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 78-79. IEEE, (2023)A 59.3fs Jitter and -62.1dBc Fractional-Spur Digital PLL Based on a Multi-Edge Power-Gating Phase-Detector., , , , , , und . CICC, Seite 1-2. IEEE, (2024)A 66.7fs-Integrated-Jitter Fractional-N Digital PLL Based on a Resistive-Inverse-Constant-Slope DTC., , , , , , und . CICC, Seite 1-2. IEEE, (2024)32.8 A 98.4fs-Jitter 12.9-to-15.1GHz PLL-Based LO Phase-Shifting System with Digital Background Phase-Offset Correction for Integrated Phased Arrays., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 456-458. IEEE, (2021)A 12.9-to-15.1GHz Digital PLL Based on a Bang-Bang Phase Detector with Adaptively Optimized Noise Shaping Achieving 107.6fs Integrated Jitter., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 445-447. IEEE, (2021)10.6 A 10GHz FMCW Modulator Achieving 680MHz/μs Chirp Slope and 150kHz rms Frequency Error Based on a Digital-PLL with a Non-Uniform Piecewise-Parabolic Digital Predistortion., , , , , , , , und . ISSCC, Seite 198-200. IEEE, (2024)A 68.6fsrms-Total-integrated-Jitter and 1.5µs-LocKing-Time Fractional-N Bang-Bang PLL Based on Type-II Gear Shifting and Adaptive Frequency Switching., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2022)A 9.25GHz Digital PLL with Fractional-Spur Cancellation Based on a Multi-DTC Topology., , , , , , , , , und . ISSCC, Seite 82-83. IEEE, (2023)