Autor der Publikation

Reconfigurable Digital Channelizer Design Using Factored Markov Decision Processes.

, , , , und . J. Signal Process. Syst., 90 (10): 1329-1343 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Archangel: A Hybrid UAV-based Human Detection Benchmark with Position and Pose Metadata., , , , , , , , , und . CoRR, (2022)An integrated hardware/software design methodology for signal processing systems., , , , , , , , , und 1 andere Autor(en). J. Syst. Archit., (2019)Feature Extraction and Classification for Communication Channels in Wireless Mechatronic Systems., , , , , und . WFCS, Seite 107-110. IEEE, (2021)A Design Framework for Mapping Vectorized Synchronous Dataflow Graphs onto CPU-GPU Platforms., , , und . SCOPES, Seite 20-29. ACM, (2016)Asynchrony and delay-insensitivity in computer engineering education.. WCAE@HPCA, Seite 7. ACM, (1999)Gradient Image Super-resolution for Low-resolution Image Recognition., , , , und . ICASSP, Seite 2332-2336. IEEE, (2019)Implementation of a high-throughput low-latency polyphase channelizer on GPUs., und . EURASIP J. Adv. Signal Process., (2014)Logic Foundry: Rapid Prototyping for FPGA-Based DSP Systems., , und . EURASIP J. Adv. Signal Process., 2003 (6): 565-579 (2003)A hybrid task graph scheduler for high performance image processing workflows., , , , und . GlobalSIP, Seite 634-637. IEEE, (2015)Interface-based hierarchy for synchronous data-flow graphs., , und . SiPS, Seite 145-150. IEEE, (2009)