( en | de | ru )

 

Disambiguierung von "Francese, Pier Andrea"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A cryogenic SRAM based arbitrary waveform generator in 14 nm for spin qubit control.

, , , , , , , , , , und . ESSCIRC, Seite 57-60. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pier Andrea Francese

Waltraud Pier

Waltraud Pier

Arnold Pier

Bernhard Pier

 

Weitere Publikationen von Autoren mit dem selben Namen

20.3 A feedforward controlled on-chip switched-capacitor voltage regulator delivering 10W in 32nm SOI CMOS., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)DDR4 transmitter with AC-boost equalization and wide-band voltage regulators for thin-oxide protection in 14-nm SOI CMOS technology., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 115-118. IEEE, (2017)Parallel Implementation Technique of Digital Equalizer for Ultra-High-Speed Wireline Receiver., , , , , , , , , und 3 andere Autor(en). ISCAS, Seite 1-5. IEEE, (2018)A 4.8pJ/b 56Gb/s ADC-Based PAM-4 Wireline Receiver Data-Path with Cyclic Prefix in 14nm FinFET., , , , , , , , , und 6 andere Autor(en). A-SSCC, Seite 239-240. IEEE, (2019)A 4×4 MIMO Discrete Multitone Wireline Transceiver With Far-End Crosstalk Cancellation For ADC-Based High-Speed Serial Links., , , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2024)22.1 A 90GS/s 8b 667mW 64× interleaved SAR ADC in 32nm digital SOI CMOS., , , , , , , , , und . ISSCC, Seite 378-379. IEEE, (2014)Background calibration using noisy reference ADC for a 12 b 600 MS/s 2 × TI SAR ADC in 14nm CMOS FinFET., , , , , , , , , und 2 andere Autor(en). ESSCIRC, Seite 183-186. IEEE, (2017)A 161mW 56Gb/s ADC-Based Discrete Multitone Wireline Receiver Data-Path in 14nm FinFET., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 476-478. IEEE, (2019)Encoder logic for reducing serial I/O power in sensors and sensor hubs., , und . Hot Chips Symposium, Seite 1-2. IEEE, (2016)A DAC/ADC-Based Wireline Transceiver Datapath Functional Verification on RFSoC Platform., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 71 (7): 3318-3322 (Juli 2024)