( en | de | ru )

 

Disambiguierung von "Hassan, Hasan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
HiRA: Hidden Row Activation for Reducing Refresh Latency of Off-the-Shelf DRAM Chips.

, , , , , , , und . MICRO, Seite 815-834. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hassan Hasan

Istabrak Hasan

Mahamudul Hasan

Maen Khaled Amin Hasan

Alkomiet Hasan

 

Weitere Publikationen von Autoren mit dem selben Namen

Enabling Efficient RDMA-based Synchronous Mirroring of Persistent Memory Transactions., , , , , , , , , und 3 andere Autor(en). CoRR, (2018)Understanding and Modeling On-Die Error Correction in Modern DRAM: An Experimental Study Using Real Devices., , , und . DSN, Seite 13-25. IEEE, (2019)Bit-Exact ECC Recovery (BEER): Determining DRAM On-Die ECC Functions by Exploiting DRAM Data Retention Characteristics., , , , und . MICRO, Seite 282-297. IEEE, (2020)GRIM-Filter: Fast seed location filtering in DNA read mapping using processing-in-memory technologies., , , , , , , , , und . BMC Genom., (2018)MetaSys: A Practical Open-source Metadata Management System to Implement and Evaluate Cross-layer Optimizations., , , , , , , und . ACM Trans. Archit. Code Optim., 19 (2): 26:1-26:29 (2022)Refresh Triggered Computation: Improving the Energy Efficiency of Convolutional Neural Network Accelerators., , , und . ACM Trans. Archit. Code Optim., 18 (1): 2:1-2:29 (2021)Improving DRAM Performance, Reliability, and Security by Rigorously Understanding Intrinsic DRAM Operation.. ETH Zurich, Zürich, Switzerland, (2022)base-search.net (ftethz:oai:www.research-collection.ethz.ch:20.500.11850/601914).What Your DRAM Power Models Are Not Telling You: Lessons from a Detailed Experimental Study., , , , , , , , , und 2 andere Autor(en). SIGMETRICS (Abstracts), Seite 110. ACM, (2018)HiRA: Hidden Row Activation for Reducing Refresh Latency of Off-the-Shelf DRAM Chips., , , , , , , und . MICRO, Seite 815-834. IEEE, (2022)CODIC: A Low-Cost Substrate for Enabling Custom In-DRAM Functionalities and Optimizations., , , , , , , , , und 3 andere Autor(en). ISCA, Seite 484-497. IEEE, (2021)