Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Generated 7GS/s 8b Time-Interleaved SAR ADC with 38.2dB SNDR at Nyquist in 16nm CMOS FinFET., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2019)ACED: a hardware library for generating DSP systems., , , , , und . DAC, Seite 61:1-61:6. ACM, (2018)A frequency-reconfigurable multi-standard 65nm CMOS digital transmitter with LTCC interposers., , , , , , , , und . A-SSCC, Seite 345-348. IEEE, (2014)A Real-Time, Analog/Digital Co-Designed 1.89-GHz Bandwidth, 175-kHz Resolution Sparse Spectral Analysis RISC-V SoC in 16-nm FinFET., , , , , , , , , und . ESSCIRC, Seite 322-325. IEEE, (2018)A 0.37mm2 LTE/Wi-Fi compatible, memory-based, runtime-reconfigurable 2n3m5k FFT accelerator integrated with a RISC-V core in 16nm FinFET., , , , , , , , , und . A-SSCC, Seite 305-308. IEEE, (2017)A generator of memory-based, runtime-reconfigurable 2N3M5K FFT engines., , und . ICASSP, Seite 1016-1020. IEEE, (2016)A Generated Multirate Signal Analysis RISC-V SoC in 16nm FinFET., , , , , , , , , und 21 andere Autor(en). A-SSCC, Seite 285-288. IEEE, (2018)Reusability is FIRRTL ground: Hardware construction languages, compiler frameworks, and transformations., , , , , , , , , und 1 andere Autor(en). ICCAD, Seite 209-216. IEEE, (2017)