( en | de | ru )

 

Disambiguierung von "Devadas, Srinivas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
FPGA-Based True Random Number Generation Using Circuit Metastability with Adaptive Feedback Control.

, , und . CHES, Volume 6917 von Lecture Notes in Computer Science, Seite 17-32. Springer, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vinay Devadas

Deepika Devadas

Srinivas Jagarlamudi

Srinivas Yarlanki

Girish Srinivas

 

Weitere Publikationen von Autoren mit dem selben Namen

Proof of Space from Stacked Expanders., und . TCC (B1), Volume 9985 von Lecture Notes in Computer Science, Seite 262-285. (2016)MARTHA: architecture for control and emulation of power electronics and smart grid systems., , , und . DATE, Seite 519-524. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Effects of Memory Performance on Parallel Job Scheduling., , und . JSSPP, Volume 2221 von Lecture Notes in Computer Science, Seite 116-132. Springer, (2001)FPGA-Based True Random Number Generation Using Circuit Metastability with Adaptive Feedback Control., , und . CHES, Volume 6917 von Lecture Notes in Computer Science, Seite 17-32. Springer, (2011)Automatic Verification of Pipelined Microprocessors., und . DAC, Seite 603-608. ACM Press, (1994)A self-aware processor SoC using energy monitors integrated into power converters for self-adaptation., , , , , , , , , und . VLSIC, Seite 1-2. IEEE, (2014)Aegis: A Single-Chip Secure Processor., , und . IEEE Des. Test Comput., 24 (6): 570-580 (2007)Speeding up Exponentiation using an Untrusted Computational Resource., , , , und . Des. Codes Cryptogr., 39 (2): 253-273 (2006)Verification of relations between synchronous machines., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 12 (12): 1947-1959 (1993)Irredundant sequential machines via optimal logic synthesis., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 9 (1): 8-18 (1990)