( en | de | ru )

 

Disambiguierung von "Yamaoka, Masanao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Ising model mapping to solve rectangle packing problem.

, , , , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hideki Yamaoka

So Yamaoka

 

Weitere Publikationen von Autoren mit dem selben Namen

65nm Low-Power High-Density SRAM Operable at 1.0V under 3σ Systematic Variation Using Separate Vth Monitoring and Body Bias for NMOS and PMOS., , , und . ISSCC, Seite 384-385. IEEE, (2008)Efficient Ising Model Mapping to Solving Slot Placement Problem., , , , , , , und . ICCE, Seite 1-6. IEEE, (2019)Low-voltage limitations of deep-sub-100-nm CMOS LSIs: view of memory designers., , und . ACM Great Lakes Symposium on VLSI, Seite 529-533. ACM, (2007)Technology/circuits joint evening panel discussion semiconductor industry in 2020: Evolution or revolution?, , , , , , , , , und 3 andere Autor(en). VLSIC, Seite 22-. IEEE, (2015)Graph Minors from Simulated Annealing for Annealing Machines with Sparse Connectivity., , , , , , , , , und . TPNC, Volume 11324 von Lecture Notes in Computer Science, Seite 111-123. Springer, (2018)A 40-nm low-power SRAM with multi-stage replica-bitline technique for reducing timing variation., , , , , und . CICC, Seite 701-704. IEEE, (2009)Implementation and Evaluation of FPGA-based Annealing Processor for Ising Model by use of Resource Sharing., , , und . Int. J. Netw. Comput., 7 (2): 154-172 (2017)Operating-margin-improved SRAM with column-at-a-time body-bias control technique., und . ESSCIRC, Seite 396-399. IEEE, (2007)A 1.3-Mbit Annealing System Composed of Fully-Synchronized 9-board x 9-chip x 16-kbit Annealing Processor Chips for Large-Scale Combinatorial Optimization Problems., , , , und . A-SSCC, Seite 1-3. IEEE, (2021)An energy-efficient parallel-processing method based on master-hibernating DVFS., und . ISCAS, Seite 1724-1727. IEEE, (2014)