( en | de | ru )

 

Disambiguierung von "Badaroglu, Mustafa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PPAC scaling enablement for 5nm mobile SoC technology.

, , , , , , , , , , , , , , , , und . ESSDERC, Seite 240-243. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mustafa Mustafa

Mustafa Zaki Mustafa

Mustafa Billur

Mustafa Biyikal

Mustafa Koçak

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling and experimental verification of substrate noise generation in a 220-Kgates WLAN system-on-chip with multiple supplies., , , , , , , und . IEEE J. Solid State Circuits, 38 (7): 1250-1260 (2003)High-level simulation of substrate noise generation from large digital circuits with multiple supplies., , , , , , , und . DATE, Seite 326-330. IEEE Computer Society, (2001)BANDIT: embedding analog-to-digital converters on digital telecom ASICs., , , , , , , , , und 1 andere Autor(en). ICECS, Seite 1377-1380. IEEE, (1999)Modeling of Substrate Noise Generation, Isolation, and Impact for an LC-VCO and a Digital Modem on a Lightly-Doped Substrate., , , , , , und . IEEE J. Solid State Circuits, 41 (9): 2040-2051 (2006)Scalable Gate-Level Models for Power and Timing Analysis., , , , , und . ISCAS, Seite 2938-2941. IEEE, (2007)System-Level Simulation of Electromigration in a 3 nm CMOS Power Delivery Network: The Effect of Grid Redundancy, Metallization Stack and Standard-Cell Currents., , , , und . IRPS, Seite 1-7. IEEE, (2022)High-level simulation of substrate noise generation including power supply noise coupling., , , , und . DAC, Seite 446-451. ACM, (2000)Impact of technology scaling on substrate noise generation mechanisms mixed signal ICs., , , , , und . CICC, Seite 501-504. IEEE, (2004)Interconnect-Aware Technology and Design Co-Optimization for the 5-nm Technology and Beyond.. J. Low Power Electron., 14 (2): 186-194 (2018)Outlook of device and assembly technologies enabling high-performance mobile computing: IRDS view (invited).. SLIP, Seite 1. ACM, (2020)