Autor der Publikation

MetaNet: A Distributed Network Management System for Information Delivery and Planning with Quality of Service Guarantees.

, , , , , und . DSOM, Volume 1960 von Lecture Notes in Computer Science, Seite 205-217. Springer, (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 16Gb LPDDR4X SDRAM with an NBTI-tolerant circuit solution, an SWD PMOS GIDL reduction technique, an adaptive gear-down scheme and a metastable-free DQS aligner in a 10nm class DRAM process., , , , , , , , , und 37 andere Autor(en). ISSCC, Seite 206-208. IEEE, (2018)18.1 A 20nm 9Gb/s/pin 8Gb GDDR5 DRAM with an NBTI monitor, jitter reduction techniques and improved power distribution., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 314-315. IEEE, (2016)Implementation of system interconnection devices using PCI express., , und . ICCE, Seite 281-282. IEEE, (2015)Evaluation of various skull-stripping algorithms using simulated and real brain data., , , , , und . CARS, Volume 1256 von International Congress Series, Seite 1321. Elsevier, (2003)Implementation of a reticle seeker missile simulator for jamming effect analysis., , , , , und . IPTA, Seite 539-542. IEEE, (2010)Preparation and Characteristics of Poly(St-co-MAA) Microgels., , , , und . FGIT-GDC, Volume 261 von Communications in Computer and Information Science, Seite 263-270. Springer, (2011)Detection of single-stranded DNA using the Dirac voltage change of graphene-based FETs., , , , , und . TENCON, Seite 2051-2053. IEEE, (2019)Design of a clockless MSP430 core using mixed asynchronous design flow., , , , und . IEICE Electron. Express, 14 (8): 20170162 (2017)A Smartphone-Based Automatic Diagnosis System for Facial Nerve Palsy., , , und . Sensors, 15 (10): 26756-26768 (2015)13.2 A 32Gb 8.0Gb/s/pin DDR5 SDRAM with a Symmetric-Mosaic Architecture in a 5th-Generation 10nm DRAM Process., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 234-236. IEEE, (2024)