Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Significance-Driven Logic Compression for Energy-Efficient Multiplier Design., , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 8 (3): 417-430 (2018)Approximate adder segmentation technique and significance-driven error correction., , , , und . PATMOS, Seite 1-6. IEEE, (2017)Formal Verification of Mixed Synchronous Asynchronous Systems Using Industrial Tools., und . ASYNC, Seite 43-50. IEEE Computer Society, (2018)Intra-chip physical parameter sensor for FPGAS using flip-flop metastability., , und . FPL, Seite 373-379. IEEE, (2012)An RTL method for hiding clock domain crossing latency., und . ICECS, Seite 540-543. IEEE, (2012)Design and Implementation of Dynamic Thermal-Adaptive Routing Strategy for Networks-on-Chip., , , , und . PDP, Seite 384-391. IEEE Computer Society, (2014)Collaborative Content Creation: Impact of Media Type on Author Behavior., , , und . CSCW Companion, Seite 341-344. ACM, (2018)Energy-efficient approximate multiplier design using bit significance-driven logic compression., , , , und . DATE, Seite 7-12. IEEE, (2017)An FPGA-based hardware accelerator for simulating spatiotemporal neurons., und . ICECS, Seite 618-621. IEEE, (2014)Adaptive Synchronization for DVFS Applications., und . PATMOS, Volume 7606 von Lecture Notes in Computer Science, Seite 93-102. Springer, (2012)