( en | de | ru )

 

Disambiguierung von "Miyakawa, Tadashi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 64-Mb Chain FeRAM With Quad BL Architecture and 200 MB/s Burst Mode.

, , , , , , , , , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (12): 1745-1752 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tadashi Obara

Hisashi Miyakawa

Tadashi Otsuru

Tadashi Makabe

Tadashi Kito

 

Weitere Publikationen von Autoren mit dem selben Namen

A 64Mb Chain FeRAM with Quad-BL Architecture and 200MB/s Burst Mode., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 459-466. IEEE, (2006)A scalable shield-bitline-overdrive technique for 1.3V Chain FeRAM., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 262-263. IEEE, (2010)A 0.5-μm, 3-V 1T1C, 1-Mbit FRAM with a variable reference bit-line voltage scheme using a fatigue-free reference capacitor., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 35 (4): 545-551 (2000)A 64-Mb Chain FeRAM With Quad BL Architecture and 200 MB/s Burst Mode., , , , , , , , , und 5 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 18 (12): 1745-1752 (2010)A 1.6GB/s DDR2 128Mb chain FeRAM with scalable octal bitline and sensing schemes., , , , , , , , , und 23 andere Autor(en). ISSCC, Seite 464-465. IEEE, (2009)A Scalable Shield-Bitline-Overdrive Technique for Sub-1.5 V Chain FeRAMs., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 46 (9): 2171-2179 (2011)