Autor der Publikation

pin 12Gb-LPDDR5 SDRAM with a Hybrid-Bank Architecture using Skew-Tolerant, Low-Power and Speed-Boosting Techniques in a 2nd generation 10nm DRAM Process.

H. Chi, C. Lee, J. Park, J. Heo, J. Jung, D. Lee, D. Kim, D. Park, K. Kim, S. Kim, J. Park, H. Cho, S. Lim, Y. Choi, Y. Lim, D. Moon, G. Park, J. Jang, K. Lee, I. Hwang, C. Kim, Y. Son, G. Kang, K. Park, S. Lee, S. Doo, C. Shin, B. Na, J. Kwon, K. Kim, H. Choi, S. Choi, S. Chang, W. Bae, H. Kwon, Y. Sohn, S. Bae, K. Park, und J. Lee. ISSCC, Seite 382-384. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sungjune Park

Rosemary Park

Kwan Park

Jinhyung Park

Shinja Park

Weitere Publikationen von Autoren mit dem selben Namen

A 31 ns Random Cycle VCAT-Based 4F 2 DRAM With Manufacturability and Enhanced Cell Efficiency.K. Song, J. Kim, J. Yoon, S. Kim, H. Kim, H. Chung, H. Kim, K. Kim, H. Park, H. Kang und 11 andere Autor(en). IEEE J. Solid State Circuits, 45 (4): 880-888 (2010)22.2 An 8.5Gb/s/pin 12Gb-LPDDR5 SDRAM with a Hybrid-Bank Architecture using Skew-Tolerant, Low-Power and Speed-Boosting Techniques in a 2nd generation 10nm DRAM Process.H. Chi, C. Lee, J. Park, J. Heo, J. Jung, D. Lee, D. Kim, D. Park, K. Kim, S. Kim und 29 andere Autor(en). ISSCC, Seite 382-384. IEEE, (2020)A 7.5 Gb/s/pin 8-Gb LPDDR5 SDRAM With Various High-Speed and Low-Power Techniques.K. Ha, S. Lee, Y. Park, H. Kwon, T. Oh, Y. Sohn, S. Bae, K. Park, J. Lee, C. Lee und 7 andere Autor(en). IEEE J. Solid State Circuits, 55 (1): 157-166 (2020)An 8Gb/s/pin 9.6ns Row-Cycle 288Mb Deca-Data Rate SDRAM with an I/O Error-Detection Scheme.K. Kim, U. Kang, H. Chung, D. Park, W. Kim, Y. Jang, M. Park, H. Lee, J. Kim, J. Sunwoo und 9 andere Autor(en). ISSCC, Seite 527-536. IEEE, (2006)An 8.5-Gb/s/Pin 12-Gb LPDDR5 SDRAM With a Hybrid-Bank Architecture, Low Power, and Speed-Boosting Techniques.C. Lee, H. Chi, J. Heo, J. Park, J. Jang, D. Lee, J. Jung, D. Lee, D. Kim, K. Kim und 18 andere Autor(en). IEEE J. Solid State Circuits, 56 (1): 212-224 (2021)A 7.5Gb/s/pin LPDDR5 SDRAM With WCK Clocking and Non-Target ODT for High Speed and With DVFS, Internal Data Copy, and Deep-Sleep Mode for Low Power.K. Ha, C. Lee, D. Lee, D. Moon, J. Jang, H. Hwang, H. Chi, J. Park, S. Shin, D. Park und 20 andere Autor(en). ISSCC, Seite 378-380. IEEE, (2019)

BibSonomy

Disambiguierung von "Park, Dukha"