( en | de | ru )

 

Disambiguierung von "Patil, Sharvil"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Energy-Efficient Hybrid Analog/Digital Approximate Computation in Continuous Time.

, , , , , , , und . IEEE J. Solid State Circuits, 51 (7): 1514-1524 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pratap Patil

Nanoscopic metal fluoride based novel solid catalysts. HU Berlin, (2008)

Manohar Patil

Ganesh Patil

Nitin Patil

Naishadh Patil

 

Weitere Publikationen von Autoren mit dem selben Namen

A Design Methodology for Achieving Near Nyquist Continuous Time Pipelined ADCs., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (12): 4731-4740 (2022)Signal Encoding and Processing in Continuous Time Using a Cascade of Digital Delays., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (3): 1017-1030 (2019)Corrections to "Energy-Efficient Hybrid Analog/Digital Approximate Computation in Continuous Time"., , , , , , , und . IEEE J. Solid State Circuits, 53 (6): 1870 (2018)22.2 A 700MHZ-BW -164dBFS/Hz-Small-Signal-NSD 703mW Continuous-Time Pipelined ADC with On-Chip Digital Reconstruction Achieving 3 using Digital Cancellation of DAC Errors., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 390-392. IEEE, (2024)Improved Implementation of CRL and SCRL Gates for Ultra Low Power., , und . ARTCom, Seite 123-125. IEEE Computer Society, (2009)A 9-GS/s 1.125-GHz BW Oversampling Continuous-Time Pipeline ADC Achieving -164-dBFS/Hz NSD., , , , , , , , und . IEEE J. Solid State Circuits, 52 (12): 3219-3234 (2017)A 6.4-GS/s 1-GHz BW Continuous-Time Pipelined ADC With Time-Interleaved Sub-ADC-DAC Achieving 61.7-dB SNDR in 16-nm FinFET., , , , , , , und . IEEE J. Solid State Circuits, 59 (4): 1158-1170 (April 2024)16.6 An 800MHz-BW VCO-Based Continuous-Time Pipelined ADC with Inherent Anti-Aliasing and On-Chip Digital Reconstruction Filter., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 260-262. IEEE, (2020)Energy-Efficient Hybrid Analog/Digital Approximate Computation in Continuous Time., , , , , , , und . IEEE J. Solid State Circuits, 51 (7): 1514-1524 (2016)Derivative Level-Crossing Sampling., , und . IEEE Trans. Circuits Syst. II Express Briefs, 62-II (1): 11-15 (2015)