Autor der Publikation

A 3.5-GHz PLL for fast low-IF/zero-IF LO switching in an 802.11 transceiver.

, , , und . IEEE J. Solid State Circuits, 40 (9): 1909-1921 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 32-mW 320-MHz continuous-time complex delta-sigma ADC for multi-mode wireless-LAN receivers., , , , , , , , und . IEEE J. Solid State Circuits, 41 (2): 339-351 (2006)Differentially "bathtub"-tuned CMOS VCO using inductively coupled varactors., , und . ESSCIRC, Seite 501-504. IEEE, (2003)Low-power pipeline ADC for wireless LANs., , , , , , und . IEEE J. Solid State Circuits, 39 (8): 1338-1340 (2004)A "divide and conquer" technique for implementing wide dynamic range continuous-time filters., , , und . IEEE J. Solid State Circuits, 39 (2): 297-307 (2004)High-Performance CMOS TIA for Data Center Optical Interconnects., , , , , , und . BCICTS, Seite 9-16. IEEE, (2022)Frequency dependence on bias current in 5 GHz CMOS VCOs: impact on tuning range and flicker noise upconversion., , , , , und . IEEE J. Solid State Circuits, 37 (8): 1003-1011 (2002)A Process and Temperature Insensitive CMOS Linear TIA for 100 Gb/s/λ PAM-4 Optical Links., , , , , , und . IEEE J. Solid State Circuits, 54 (11): 3180-3190 (2019)Stable high-order delta-sigma digital-to-analog converters., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 51-I (1): 200-205 (2004)Nonlinearity correction for multibit ΔΣ DACs., , , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 52-I (6): 1033-1041 (2005)A power efficient channel selection filter/coarse AGC with no range switching transients., , und . CICC, Seite 21-24. IEEE, (2003)