( en | de | ru )

 

Disambiguierung von "Arumí, Daniel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Diagnosis of full open defects in interconnect lines with fan-out.

, , , , , und . European Test Symposium, Seite 233-238. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Daniel

Daniel

Daniel Dirkmann

In-vitro-Untersuchungen zum Effekt von Hypothermie und Azidose auf Variablen thrombelastometrischer Messungen der Blutgerinnung. Uni Duisburg-Essen, (2009)

Daniel Stanze

Systematische Analyse von Rezeptoren und Effektormechanismen der pulmonalen angeborenen Immunität. Uni Marburg, (2009)

Daniel Wied

Zivilprozessuale Qualifikationsprobleme im Spannungsfeld von Vertrag und Delikt: ein Beitrag zur Auslegung nationalen Zivilprozessrechts in europäischer Perspektive. Uni Regensburg, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

Gate Leakage Impact on Full Open Defects in Interconnect Lines., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (12): 2209-2220 (2011)Post-bond test of Through-Silicon Vias with open defects., , und . ETS, Seite 1-6. IEEE, (2014)Test Escapes of Stuck-Open Faults Caused by Parasitic Capacitances and Leakage Currents., , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (5): 1739-1748 (2016)True Random Number Generator Based on the Variability of the High Resistance State of RRAMs., , , , , , , und . IEEE Access, (2023)Diagnosis of Interconnect Full Open Defects in the Presence of Fan-Out., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (12): 1911-1922 (2011)Experimental Characterization of CMOS Interconnect Open Defects., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (1): 123-136 (2008)Defective behaviours of resistive opens in interconnect lines., , und . ETS, Seite 28-33. IEEE Computer Society, (2005)Diagnosis of Interconnect Full Open Defects in the Presence of Gate Leakage Currents., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (2): 301-312 (2013)Pre-bond testing of weak defects in TSVs., , und . IOLTS, Seite 31-36. IEEE, (2014)RRAM based cell for hardware security applications., , und . IVSW, Seite 1-6. IEEE, (2016)