Autor der Publikation

A space- and energy-efficient code Compression/Decompression technique for coarse-grained reconfigurable architectures.

, , , , , , , , und . CGO, Seite 197-209. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Ultra-low-power voice trigger for wearable devices., , , , , , , , und . ICCE-TW, Seite 76-77. IEEE, (2015)Generation of I/O sequences for a high-level design from those in post-silicon for efficient post-silicon debugging., , und . ICCD, Seite 402-408. IEEE Computer Society, (2010)A space- and energy-efficient code Compression/Decompression technique for coarse-grained reconfigurable architectures., , , , , , , , und . CGO, Seite 197-209. ACM, (2017)AIX: A high performance and energy efficient inference accelerator on FPGA for a DNN-based commercial speech recognition., , , , , , , und . DATE, Seite 1495-1500. IEEE, (2019)On-chip dynamic signal sequence slicing for efficient post-silicon debugging., , und . ASP-DAC, Seite 719-724. IEEE, (2011)Scalable radio processor architecture for modern wireless communications., , , , und . FPT, Seite 310-313. IEEE, (2014)An Automatic Method of Mapping I/O Sequences of Chip Execution onto High-level Design for Post-Silicon Debugging., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 94-A (7): 1519-1529 (2011)A Post-Silicon Debug Support Using High-Level Design Description., , , und . Asian Test Symposium, Seite 137-142. IEEE Computer Society, (2009)Online Speech Dereverberation Using RLS-WPE Based on a Full Spatial Correlation Matrix Integrated in a Speech Enhancement System., , , , , und . IWAENC, Seite 36-40. IEEE, (2018)