Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Experimental multiprocessor architecture dedicated for solving 3D PDEs., , , , , und . PDP, Seite 71-77. IEEE, (1993)Design-for-test approach of an asynchronous network-on-chip architecture and its associated test pattern generation and application., , , , und . IET Comput. Digit. Tech., 3 (5): 487-500 (2009)Test Solutions for High Density 3D-IC Interconnects - Focus on SRAM-on-Logic Partitioning., , , , , und . ETS, Seite 1-2. IEEE, (2019)IntAct: A 96-Core Processor With Six Chiplets 3D-Stacked on an Active Interposer With Distributed Interconnects and Integrated Power Management., , , , , , , , , und 18 andere Autor(en). IEEE J. Solid State Circuits, 56 (1): 79-97 (2021)An Ultra Low Power SoC for 2.4GHz IEEE802.15.4 wireless communications., , , , , , , , , und . ESSCIRC, Seite 426-429. IEEE, (2008)IJTAG supported 3D DFT using chiplet-footprints for testing multi-chips active interposer system., , und . ETS, Seite 1-6. IEEE, (2016)2.3 A 220GOPS 96-Core Processor with 6 Chiplets 3D-Stacked on an Active Interposer Offering 0.6ns/mm Latency, 3Tb/s/mm2 Inter-Chiplet Interconnects and 156mW/mm2@ 82%-Peak-Efficiency DC-DC Converters., , , , , , , , , und 18 andere Autor(en). ISSCC, Seite 46-48. IEEE, (2020)