( en | de | ru )

 

Disambiguierung von "Nath, Siddhartha"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Learning-based approximation of interconnect delay and slew in signoff timing tools.

, , , , und . SLIP, Seite 1-8. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Siddhartha Chattopadhyay

Siddhartha Roy

Siddhartha Kargupta

Siddhartha Schwenzer

Siddhartha Maheshwary

 

Weitere Publikationen von Autoren mit dem selben Namen

Redefining the Role of the CPU in the Era of CPU-GPU Integration., , , , und . IEEE Micro, 32 (6): 4-16 (2012)BufFormer: A Generative ML Framework for Scalable Buffering., , , , und . ASP-DAC, Seite 264-270. ACM, (2023)Machine Learning-Enabled High-Frequency Low-Power Digital Design Implementation At Advanced Process Nodes., und . ISPD, Seite 83-90. ACM, (2021)Generative self-supervised learning for gate sizing: invited., , , , , und . DAC, Seite 1331-1334. ACM, (2022)A deep learning methodology to proliferate golden signoff timing., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Learning-based prediction of embedded memory timing failures during initial floorplan design., , , , und . ASP-DAC, Seite 178-185. IEEE, (2016)Optimization of Overdrive Signoff in High-Performance and Low-Power ICs., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (8): 1552-1556 (2015)ORION3.0: A Comprehensive NoC Router Estimation Tool., , und . IEEE Embed. Syst. Lett., 7 (2): 41-45 (2015)Optimizing VLSI Implementation with Reinforcement Learning - ICCAD Special Session Paper., , , , , , , und . ICCAD, Seite 1-6. IEEE, (2021)Why are Graph Neural Networks Effective for EDA Problems?: (Invited Paper)., , , , und . ICCAD, Seite 1:1-1:8. ACM, (2022)