( en | de | ru )

 

Disambiguierung von "Beyer, Sven"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integration of hafnium oxide on epitaxial SiGe for p-type ferroelectric FET application

, , , , , , , , , , , und . IEEE Electron Device Lett., 41 (12): 1762-1765 (15.10.2020)
DOI: 10.1109/LED.2020.3031308

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sven Beyer

Sven Beyer

Sven Beyer

Sven Beyer

Sven Beyer

 

Weitere Publikationen von Autoren mit dem selben Namen

Powering Disturb-Free Reconfigurable Computing and Tunable Analog Electronics with Dual-Port Ferroelectric FET., , , , , , , , , und 8 andere Autor(en). CoRR, (2023)Novel embedded single poly floating gate flash demonstrated in 22nm FDSOI technology., , , , , , , , und . IMW, Seite 1-4. IEEE, (2021)Charge trapping challenges of CMOS embedded complementary FeFETs., , , , , , , , , und . IMW, Seite 1-4. IEEE, (2024)Asymmetric Double-Gate Ferroelectric FET to Decouple the Tradeoff Between Thickness Scaling and Memory Window., , , , , , , , , und 2 andere Autor(en). VLSI Technology and Circuits, Seite 395-396. IEEE, (2022)Ferroelectric FET based Context-Switching FPGA Enabling Dynamic Reconfiguration for Adaptive Deep Learning Machines., , , , , , , , , und 9 andere Autor(en). CoRR, (2022)Paving the Way for Pass Disturb Free Vertical NAND Storage via A Dedicated and String-Compatible Pass Gate., , , , , , , , , und 15 andere Autor(en). CoRR, (2024)Endurance improvements and defect characterization in ferroelectric FETs through interface fluorination., , , , , , , , , und 4 andere Autor(en). IMW, Seite 1-4. IEEE, (2022)Performance Improvement on HfO2-Based 1T Ferroelectric NVM by Electrical Preconditioning., , , , , , , , und . IRPS, Seite 1-4. IEEE, (2019)Ultra-dense co-integration of FeFETs and CMOS logic enabling very-fine grained Logic-in-Memory., , , , , , , , und . ESSDERC, Seite 118-121. IEEE, (2019)Performance and Reliability of Technology Qualified 34 Mb Split-Gate eFLASH Macro in 28 nm HKMG., , , , , , , , , und 14 andere Autor(en). IMW, Seite 1-4. IEEE, (2024)