( en | de | ru )

 

Disambiguierung von "Chuang, Ching-Te"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design Considerations of Scaled Sub-0.1 ?m PD/SOI CMOS Circuits.

, , , und . ISQED, Seite 153-158. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shih-Te Chuang

Ching-yao Chuang

Ching-Ho Chuang

Wilhelm Ching

Paisal Chingduang

 

Weitere Publikationen von Autoren mit dem selben Namen

An implantable 128-channel wireless neural-sensing microsystem using TSV-embedded dissolvable μ-needle array and flexible interposer., , , , , , , , , und 7 andere Autor(en). ISCAS, Seite 1-4. IEEE, (2017)A Precise Negative Bias Temperature Instability Sensor using Slew-rate Monitor Circuitry., , , und . ISCAS, Seite 381-384. IEEE, (2009)Method for resolving simultaneous same-row access in Dual-Port 8T SRAM with asynchronous dual-clock operation., , und . SoCC, Seite 105-109. IEEE, (2013)A 40nm 1.0Mb 6T pipeline SRAM with digital-based Bit-Line Under-Drive, Three-Step-Up Word-Line, Adaptive Data-Aware Write-Assist with VCS tracking and Adaptive Voltage Detector for boosting control., , , , , , , , , und 3 andere Autor(en). SoCC, Seite 110-115. IEEE, (2013)Impacts of NBTI and PBTI on ultra-thin-body GeOI 6T SRAM cells., , , und . ISCAS, Seite 601-604. IEEE, (2015)Evaluation of TFET and FinFET devices and 32-Bit CLA circuits considering work function variation and line-edge roughness., , , , , und . ISCAS, Seite 2325-2328. IEEE, (2015)Ultra-low voltage mixed TFET-MOSFET 8T SRAM cell., , , , und . ISLPED, Seite 255-258. ACM, (2014)"Cool low power" 1GHz multi-port register file and dynamic latch in 1.8 V, 0.25 mum SOI and bulk technology (poster session)., , , und . ISLPED, Seite 203-206. ACM, (2000)Circuit design techniques for the high-performance CMOS IBM S/390 Parallel Enterprise Server G4 microprocessor., , , , , , , , , und 1 andere Autor(en). IBM J. Res. Dev., 41 (4&5): 489-504 (1997)Estimation of gate-to-channel tunneling current in ultra-thin oxide sub-50nm double gate devices., , , , , , und . Microelectron. J., 38 (8-9): 931-941 (2007)