Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Timing-Aware ATPG for High Quality At-speed Testing of Small Delay Defects., , , , , , , , , und . ATS, Seite 139-146. IEEE, (2006)Test Generation for Designs with On-Chip Clock Generators., und . Asian Test Symposium, Seite 411-417. IEEE Computer Society, (2009)Efficient Prognostication of Pattern Count with Different Input Compression Ratios., , , , , , , und . ETS, Seite 1-2. IEEE, (2020)Test Compression Improvement with EDT Channel Sharing in SoC Designs., , , , , , , und . NATW, Seite 22-31. IEEE, (2014)Streaming Scan Network (SSN): An Efficient Packetized Data Network for Testing of Complex SoCs., , , , , , , , , und 3 andere Autor(en). ITC, Seite 1-10. IEEE, (2020)X-Press Compactor for 1000x Reduction of Test Data., , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2006)Dynamic channel allocation for higher EDT compression in SoC designs., , , , , und . ITC, Seite 265-274. IEEE Computer Society, (2010)Clock control architecture and ATPG for reducing pattern count in SoC designs with multiple clock domains., , , und . ITC, Seite 114-123. IEEE Computer Society, (2010)Realizing High Test Quality Goals with Smart Test Resource Usage., , , , , , , und . ITC, Seite 525-533. IEEE Computer Society, (2004)EDT channel bandwidth management in SoC designs with pattern-independent test access mechanism., , , , , , und . ITC, Seite 1-9. IEEE Computer Society, (2011)