Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Physical Power Evaluation of Low Power Logic-BIST Scheme Using Test Element Group Chip., , , und . J. Low Power Electron., 11 (4): 528-540 (2015)Technique to Diagnose Open Defects that Takes Coupling Effects into Consideration., , , , , und . IEICE Trans. Inf. Syst., 87-D (9): 2179-2185 (2004)Connected word recognition by overlap and split of reference patterns and its performance evaluation tests., , und . ICASSP, Seite 1101-1104. IEEE, (1986)Next Generation Test, Diagnostics and Yield Challenges for EDA, ATE, IP and Fab - A Perspective from All Sides., , , , und . ATS, Seite 207. IEEE, (2007)Timing-Aware ATPG for High Quality At-speed Testing of Small Delay Defects., , , , , , , , , und . ATS, Seite 139-146. IEEE, (2006)Multi-cycle Test with Partial Observation on Scan-Based BIST Structure., , , und . Asian Test Symposium, Seite 54-59. IEEE Computer Society, (2011)A Scan-Out Power Reduction Method for Multi-cycle BIST., , , und . Asian Test Symposium, Seite 272-277. IEEE Computer Society, (2012)Invisible delay quality - SDQM model lights up what could not be seen., , , , , und . ITC, Seite 9. IEEE Computer Society, (2005)Application of High-Quality Built-In Test to Industrial Designs., , , , , und . ITC, Seite 1003-1012. IEEE Computer Society, (2002)Genetic algorithm based approach for segmented testing., , , , und . DSN Workshops, Seite 85-90. IEEE Computer Society, (2011)