( en | de | ru )

 

Disambiguierung von "Rajski, Janusz"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Realizing High Test Quality Goals with Smart Test Resource Usage.

, , , , , , , und . ITC, Seite 525-533. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Janusz Panzer

Janusz Rat

Janusz Gatniejewski

Janusz Surzykiewicz

Janusz Bogdanowicz

 

Weitere Publikationen von Autoren mit dem selben Namen

GEMINI-a logic system for fault diagnosis based on set functions.. FTCS, Seite 292-297. IEEE Computer Society, (1988)Built-In Self-Test for Systems on Silicon., , und . VLSI Design, Seite 609-610. IEEE Computer Society, (1999)Self-test methodology for at-speed test of crosstalk in chip interconnects., , und . DAC, Seite 619-624. ACM, (2000)Cube-Contained Random Patterns and Their Applications to the Complete Testing of Synthesized Multi-Level Circuits., und . ITC, Seite 473-482. IEEE Computer Society, (1991)Embedded deterministic test points for compact cell-aware tests., , , , , , , , , und . ITC, Seite 1-8. IEEE, (2015)On Using Implied Values in EDT-based Test Compression., , , , und . DAC, Seite 11:1-11:6. ACM, (2014)On necessary and nonconflicting assignments in algorithmic test pattern generation., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 13 (4): 515-530 (1994)Timing-Aware ATPG for High Quality At-speed Testing of Small Delay Defects., , , , , , , , , und . ATS, Seite 139-146. IEEE, (2006)Hybrid Ring Generators for In-System Test Applications., , , und . ETS, Seite 1-6. IEEE, (2023)Test Generation for an Iterative Design Flow with RTL Changes., , , und . ITC, Seite 305-313. IEEE, (2022)