( en | de | ru )

 

Disambiguierung von "Lee, Kang-Wook"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Effects of mechanical stress and moisture on packaging interfaces.

, , , , , , und . IBM J. Res. Dev., 49 (4-5): 663-676 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wook Lee

Wook Lee

Hae Wook Lee

Myung-Wook Lee

Sang-Wook Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

Tiny VCSEL chip self-assembly for advanced chip-to-wafer 3D and hetero integration., , , , , , , und . 3DIC, Seite 1-4. IEEE, (2014)Vacuum-assisted-spin-coating of polyimide liner for high-aspect-ratio TSVs applications., , , , , und . 3DIC, Seite TS5.2.1-TS5.2.5. IEEE, (2015)Impact of microbump induced stress in thinned 3D-LSIs after wafer bonding., , , , , , und . 3DIC, Seite 1-5. IEEE, (2010)Fabrication tolerance evaluation of high efficient unidirectional optical coupler for though silicon photonic via in optoelectronic 3D-LSI., , , , , und . 3DIC, Seite 1-4. IEEE, (2011)Chip-level TSV integration for rapid prototyping of 3D system LSIs., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2011)10 µm fine pitch Cu/Sn micro-bumps for 3-D super-chip stack., , , , , , , , , und . 3DIC, Seite 1-6. IEEE, (2009)3D integration technology for 3D stacked retinal chip., , , , , , und . 3DIC, Seite 1-4. IEEE, (2009)Development of via-last 3D integration technologies using a new temporary adhesive system., , , , und . 3DIC, Seite 1-4. IEEE, (2013)Impacts of 3-D integration processes on device reliabilities in thinned DRAM chip for 3-D DRAM., , , , , und . IRPS, Seite 4. IEEE, (2015)Speeding up distributed storage and computing systems using codes.. University of California, Berkeley, USA, (2016)base-search.net (ftcdlib:qt0jb2g9pp).