( en | de | ru )

 

Disambiguierung von "Rajski, Janusz"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Impact of Multiple-Detect Test Patterns on Product Quality.

, , , , , , , und . ITC, Seite 1031-1040. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Janusz Panzer

Janusz Rat

Janusz Bogdanowicz

Janusz Gatniejewski

Janusz Surzykiewicz

 

Weitere Publikationen von Autoren mit dem selben Namen

Self-test methodology for at-speed test of crosstalk in chip interconnects., , und . DAC, Seite 619-624. ACM, (2000)Built-In Self-Test for Systems on Silicon., , und . VLSI Design, Seite 609-610. IEEE Computer Society, (1999)Embedded deterministic test points for compact cell-aware tests., , , , , , , , , und . ITC, Seite 1-8. IEEE, (2015)On Using Implied Values in EDT-based Test Compression., , , , und . DAC, Seite 11:1-11:6. ACM, (2014)Cube-Contained Random Patterns and Their Applications to the Complete Testing of Synthesized Multi-Level Circuits., und . ITC, Seite 473-482. IEEE Computer Society, (1991)GEMINI-a logic system for fault diagnosis based on set functions.. FTCS, Seite 292-297. IEEE Computer Society, (1988)On necessary and nonconflicting assignments in algorithmic test pattern generation., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 13 (4): 515-530 (1994)Hybrid Ring Generators for In-System Test Applications., , , und . ETS, Seite 1-6. IEEE, (2023)Timing-Aware ATPG for High Quality At-speed Testing of Small Delay Defects., , , , , , , , , und . ATS, Seite 139-146. IEEE, (2006)DIST: Deterministic In-System Test with X-masking., , , und . ITC, Seite 20-27. IEEE, (2022)