( en | de | ru )

 

Disambiguierung von "Chakrabarti, Chaitali"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Versa: A 36-Core Systolic Multiprocessor With Dynamically Reconfigurable Interconnect and Memory.

, , , , , , , , , , , , und . IEEE J. Solid State Circuits, 57 (4): 986-998 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chaitali Chakrabarti

Subhadip Chakrabarti

Gopa Chakrabarti

Romon Chakrabarti

Sudhir Kumar Chakrabarti

 

Weitere Publikationen von Autoren mit dem selben Namen

Data storage time sensitive ECC schemes for MLC NAND Flash memories., , , und . ICASSP, Seite 2513-2517. IEEE, (2013)Articulation constrained learning with application to speech emotion recognition., , , , und . EURASIP J. Audio Speech Music. Process., (2019)Versa: A 36-Core Systolic Multiprocessor With Dynamically Reconfigurable Interconnect and Memory., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 57 (4): 986-998 (2022)Impact of On-chip Interconnect on In-memory Acceleration of Deep Neural Networks., , , , , und . ACM J. Emerg. Technol. Comput. Syst., 18 (2): 34:1-34:22 (2022)Interconnect-Aware Area and Energy Optimization for In-Memory Acceleration of DNNs., , , , , und . IEEE Des. Test, 37 (6): 79-87 (2020)Communication and Computation Reduction for Split Learning using Asynchronous Training., , und . SiPS, Seite 76-81. IEEE, (2021)Improving Energy Efficiency of Convolutional Neural Networks on Multi-core Architectures through Run-time Reconfiguration., , , , , , und . ISCAS, Seite 375-379. IEEE, (2022)Compressing LSTM Networks with Hierarchical Coarse-Grain Sparsity., , , , und . INTERSPEECH, Seite 21-25. ISCA, (2020)FALCON: An FPGA Emulation Platform for Domain-Specific SoCs (DSSoCs)., , , , , , , , , und 5 andere Autor(en). IEEE Des. Test, 41 (1): 70-80 (Februar 2024)System-Level Benchmarking of Chiplet-based IMC Architectures for Deep Neural Network Acceleration., , , , , und . ASICON, Seite 1-4. IEEE, (2021)