( en | de | ru )

 

Disambiguierung von "Soares, Rafael"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Developing a Corporate Chatbot for a Customer Engagement Program: A Roadmap.

, , , , , , , , und . ICIC (1), Volume 10954 von Lecture Notes in Computer Science, Seite 400-412. Springer, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Miguel Soares

Rafael Plonka

Impact of the interface on the paraelectric-to-ferroelectric phase transition in epitaxial BaSrTiO_tn3 thin film capacitors. TU Aachen, (2007)

Marcos Soares Tatagiba

Marcos Soares Tatagiba

Sonja Burkhardt Soares

 

Weitere Publikationen von Autoren mit dem selben Namen

An Optimized VLSI Exponential Unit Design Exploring Efficient Arithmetic Operation Strategies., , , , und . ICECS, Seite 1-4. IEEE, (2023)Optimizing the Montgomery Modular Multiplier for a Power- and Area-Efficient Hardware Architecture., , , , , , , und . MWSCAS, Seite 1084-1087. IEEE, (2020)Echo State network based soft sensor for Monitoring and Fault Detection of Industrial Processes., , , , , , , , und . Comput. Chem. Eng., (2021)Low voltage low power current reference circuit for passive RFID applications., , und . LASCAS, Seite 107-110. IEEE, (2016)An Efficient Exponential Unit Designed in VLSI CMOS with Custom Operators., , , , , und . ICECS 2022, Seite 1-4. IEEE, (2022)Developing a Corporate Chatbot for a Customer Engagement Program: A Roadmap., , , , , , , , und . ICIC (1), Volume 10954 von Lecture Notes in Computer Science, Seite 400-412. Springer, (2018)Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-Vt Transistors with Current and Capacitance Balancing., , , , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)Evaluation on FPGA of triple rail logic robustness against DPA and DEMA., , , , , und . DATE, Seite 634-639. IEEE, (2009)Towards a Framework to Perform DPA Attack on GALS Pipeline Architectures., , , und . SBCCI, Seite 33:1-33:7. ACM, (2014)Phase Detection and Analysis among Multiple Program Inputs., , , und . WSCAD, Seite 155-161. IEEE, (2018)