( en | de | ru )

 

Disambiguierung von "Zhang, Zhixiao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
15.2 A 28nm 64Kb Inference-Training Two-Way Transpose Multibit 6T SRAM Compute-in-Memory Macro for AI Edge Chips.

, , , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 240-242. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhang Zhang

Meng Zhang

Methods and implementations of road-network matching. TU München, (2009)

Xianghui Zhang

Gang Zhang

Le Zhang

 

Weitere Publikationen von Autoren mit dem selben Namen

STICKER-IM: A 65 nm Computing-in-Memory NN Processor Using Block-Wise Sparsity Optimization and Inter/Intra-Macro Data Reuse., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 57 (8): 2560-2573 (2022)A 4-Kb 1-to-8-bit Configurable 6T SRAM-Based Computation-in-Memory Unit-Macro for CNN-Based AI Edge Processors., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 55 (10): 2790-2801 (2020)15.5 A 28nm 64Kb 6T SRAM Computing-in-Memory Macro with 8b MAC Operation for AI Edge Chips., , , , , , , , , und 17 andere Autor(en). ISSCC, Seite 246-248. IEEE, (2020)A 55nm 1-to-8 bit Configurable 6T SRAM based Computing-in-Memory Unit-Macro for CNN-based AI Edge Processors., , , , , , , , , und 6 andere Autor(en). A-SSCC, Seite 217-218. IEEE, (2019)14.3 A 65nm Computing-in-Memory-Based CNN Processor with 2.9-to-35.8TOPS/W System Energy Efficiency Using Dynamic-Sparsity Performance-Scaling Architecture and Energy-Efficient Inter/Intra-Macro Data Reuse., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 234-236. IEEE, (2020)A Framework for Incremental Deep Web Crawler Based on URL Classification., , , und . WISM (2), Volume 6988 von Lecture Notes in Computer Science, Seite 302-310. Springer, (2011)Recent Advances in Compute-in-Memory Support for SRAM Using Monolithic 3-D Integration., , , , und . IEEE Micro, 39 (6): 28-37 (2019)Circuit Design Challenges in Computing-in-Memory for AI Edge Devices., , , , , , , , , und 1 andere Autor(en). ASICON, Seite 1-4. IEEE, (2019)A 6.54-to-26.03 TOPS/W Computing-In-Memory RNN Processor using Input Similarity Optimization and Attention-based Context-breaking with Output Speculation., , , , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2021)15.2 A 28nm 64Kb Inference-Training Two-Way Transpose Multibit 6T SRAM Compute-in-Memory Macro for AI Edge Chips., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 240-242. IEEE, (2020)