( en | de | ru )

 

Disambiguierung von "Amarù, Luca Gaetano"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integrated ESOP Refactoring for Industrial Designs.

, , , , , und . ICECS, Seite 369-372. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gaetano Romano

Gaetano Cicinnati

Onesimus Buatre Amaru

Mona Amaru

Gaetano Vitale

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards More Efficient Logic Blocks By Exploiting Biconditional Expansion (Abstract Only)., , , , und . FPGA, Seite 262. ACM, (2015)LUT-Based Optimization For ASIC Design Flow., , , , , , , , und . DAC, Seite 871-876. IEEE, (2021)Multiple Independent Gate FETs: How many gates do we need?, , , , und . ASP-DAC, Seite 243-248. IEEE, (2015)Logic optimization and synthesis: Trends and directions in industry., , , und . DATE, Seite 1303-1305. IEEE, (2017)An efficient manipulation package for Biconditional Binary Decision Diagrams., , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Towards structured ASICs using polarity-tunable Si nanowire transistors., , , , , , und . DAC, Seite 123:1-123:4. ACM, (2013)Advanced system on a chip design based on controllable-polarity FETs., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)System-level assessment and area evaluation of Spin Wave logic circuits., , , , , , , und . NANOARCH, Seite 25-30. IEEE Computer Society/ACM, (2014)Self-checking ripple-carry adder with Ambipolar Silicon NanoWire FET., , , , und . ISCAS, Seite 2127-2130. IEEE, (2013)Majority-based synthesis for nanotechnologies., , und . ASP-DAC, Seite 499-502. IEEE, (2016)