( en | de | ru )

 

Disambiguierung von "Oh, Jihun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4nm 1.15TB/s HBM3 Interface with Resistor-Tuned Offset-Calibration and In-Situ Margin-Detection.

, , , , , , , , , , , , , , , , , und . ISSCC, Seite 406-407. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Erika Oh

Eunkyong Oh

Alexander Oh

Minsu Oh

Jinsook Oh

 

Weitere Publikationen von Autoren mit dem selben Namen

Advancing GraphSAGE with A Data-Driven Node Sampling., , und . CoRR, (2019)LCC demons with divergence term for liver MRI motion correction., , und . Medical Imaging: Image Processing, Volume 7623 von SPIE Proceedings, Seite 76232T. SPIE, (2010)An 8nm All-Digital 7.3Gb/s/pin LPDDR5 PHY with an Approximate Delay Compensation Scheme., , , , , , , , , und 8 andere Autor(en). VLSI Circuits, Seite 96-. IEEE, (2019)GPU-based motion correction of contrast-enhanced liver MRI scans: An OpenCL implementation., , und . ISBI, Seite 783-786. IEEE, (2011)A 4nm 1.15TB/s HBM3 Interface with Resistor-Tuned Offset-Calibration and In-Situ Margin-Detection., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 406-407. IEEE, (2023)Towards a Clinical Stereoscopic Augmented Reality System for Laparoscopic Surgery., , , , , , und . CLIP, Volume 8361 von Lecture Notes in Computer Science, Seite 108-116. Springer, (2013)23.6 A 0.6V 4.266Gb/s/pin LPDDR4X interface with auto-DQS cleaning and write-VWM training for memory controller., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 398-399. IEEE, (2017)Stereoscopic augmented reality using ultrasound volume rendering for laparoscopic surgery in children., , , , , und . Medical Imaging: Image-Guided Procedures, Volume 9036 von SPIE Proceedings, Seite 90360Y. SPIE, (2014)A 4-nm 1.15 TB/s HBM3 Interface With Resistor-Tuned Offset Calibration and In Situ Margin Detection., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 231-242 (Januar 2024)22.5 An 8nm 18Gb/s/pin GDDR6 PHY with TX Bandwidth Extension and RX Training Technique., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 338-340. IEEE, (2020)