Autor der Publikation

A 77% energy-saving 22-transistor single-phase-clocking D-flip-flop with adaptive-coupling configuration in 40nm CMOS.

, , , und . ISSCC, Seite 338-340. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

12.3 A 2-output step-up/step-down switched-capacitor DC-DC converter with 95.8% peak efficiency and 0.85-to-3.6V input voltage range., und . ISSCC, Seite 222-223. IEEE, (2016)A 9.7mW AAC-Decoding, 620mW H.264 720p 60fps Decoding, 8-Core Media Processor with Embedded Forward-Body-Biasing and Power-Gating Circuit in 65nm CMOS Technology., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 262-263. IEEE, (2008)A conditional clocking flip-flop for low power H.264/MPEG-4 audio/visual codec LSI., , , , , , , , , und 1 andere Autor(en). CICC, Seite 527-530. IEEE, (2005)An 802.11ax 4×4 spectrum-efficient WLAN AP transceiver SoC supporting 1024QAM with frequency-dependent IQ calibration and integrated interference analyzer., , , , , , , , , und 43 andere Autor(en). ISSCC, Seite 442-444. IEEE, (2018)4.1 A 3-phase digitally controlled DC-DC converter with 88% ripple reduced 1-cycle phase adding/dropping scheme and 28% power saving CT/DT hybrid current control., , , , und . ISSCC, Seite 78-79. IEEE, (2014)A 77% energy-saving 22-transistor single-phase-clocking D-flip-flop with adaptive-coupling configuration in 40nm CMOS., , , und . ISSCC, Seite 338-340. IEEE, (2011)Conditional Data Mapping Flip-Flops for Low-Power and High-Performance Systems., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 14 (12): 1379-1383 (2006)