( en | de | ru )

 

Disambiguierung von "Kim, Yunsaing"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
25.3 A 1.35V 5.0Gb/s/pin GDDR5M with 5.4mW standby power and an error-adaptive duty-cycle corrector.

, , , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 434-435. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Baeckpyeng Kim

Kison Kim

Wonchan Kim

Sangho Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

A 27% reduction in transceiver power for single-ended point-to-point DRAM interface with the termination resistance of 4×Z0 at both TX and RX., , , , , , und . ISSCC, Seite 308-309. IEEE, (2013)A 1.2V 38nm 2.4Gb/s/pin 2Gb DDR4 SDRAM with bank group and ×4 half-page architecture., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 40-41. IEEE, (2012)A 4.35Gb/s/pin LPDDR4 I/O interface with multi-VOH level, equalization scheme, and duty-training circuit for mobile applications., , , , , , , , , und 2 andere Autor(en). VLSIC, Seite 184-. IEEE, (2015)Crosstalk-included eye-diagram estimation for high-speed silicon, organic, and glass interposer channels on 2.5D/3D IC., , , , , , , , , und 1 andere Autor(en). 3DIC, Seite TS8.25.1-TS8.25.5. IEEE, (2015)An 80 mV-Swing Single-Ended Duobinary Transceiver With a TIA RX Termination for the Point-to-Point DRAM Interface., , , , , , , , und . IEEE J. Solid State Circuits, 49 (11): 2618-2630 (2014)25.3 A 1.35V 5.0Gb/s/pin GDDR5M with 5.4mW standby power and an error-adaptive duty-cycle corrector., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 434-435. IEEE, (2014)An adaptive-bandwidth PLL for avoiding noise interference and DFE-less fast precharge sampling for over 10Gb/s/pin graphics DRAM interface., , , , , , , und . ISSCC, Seite 312-313. IEEE, (2013)A 283.2μW 800Mb/s/pin DLL-based data self-aligner for Through-Silicon Via (TSV) interface., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 48-50. IEEE, (2012)