( en | de | ru )

 

Disambiguierung von "Amarnath, Aporva"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
SparseAdapt: Runtime Control for Sparse Linear Algebra on a Reconfigurable Accelerator.

, , , , , und . MICRO, Seite 1005-1021. ACM, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Amarnath, Aporva
Eine Person hinzufügen mit dem Namen Amarnath, Aporva
 

Weitere Publikationen von Autoren mit dem selben Namen

R2D3: A Reliability Engine for 3D Parallel Systems., , , , und . DAC, Seite 1-6. IEEE, (2020)A Holistic Solution for Reliability of 3D Parallel Systems., , , , und . ACM J. Emerg. Technol. Comput. Syst., 18 (1): 23:1-23:27 (2022)A carbon nanotube transistor based RISC-V processor using pass transistor logic., , , , , und . ISLPED, Seite 1-6. IEEE, (2017)A 7.3 M Output Non-Zeros/J Sparse Matrix-Matrix Multiplication Accelerator using Memory Reconfiguration in 40 nm., , , , , , , , , und 8 andere Autor(en). VLSI Circuits, Seite 150-. IEEE, (2019)SparseAdapt: Runtime Control for Sparse Linear Algebra on a Reconfigurable Accelerator., , , , , und . MICRO, Seite 1005-1021. ACM, (2021)A 1.4 GHz 695 Giga Risc-V Inst/s 496-Core Manycore Processor With Mesh On-Chip Network and an All-Digital Synthesized PLL in 16nm CMOS., , , , , , , , , und 11 andere Autor(en). VLSI Circuits, Seite 30-. IEEE, (2019)14.5 A 12nm Linux-SMP-Capable RISC-V SoC with 14 Accelerator Types, Distributed Hardware Power Management and Flexible NoC-Based Data Orchestration., , , , , , , , , und 19 andere Autor(en). ISSCC, Seite 262-264. IEEE, (2024)3DTUBE: A Design Framework for High-Variation Carbon Nanotube-based Transistor Technology., , , und . ISLPED, Seite 1-6. IEEE, (2019)Transmuter: Bridging the Efficiency Gap using Memory and Dataflow Reconfiguration., , , , , , , , , und 10 andere Autor(en). PACT, Seite 175-190. ACM, (2020)Sparse-TPU: adapting systolic arrays for sparse matrices., , , , , , , , , und . ICS, Seite 19:1-19:12. ACM, (2020)