Autor der Publikation

Thermal-Aware Floorplanning and TSV-Planning for Mixed-Type Modules in a Fixed-Outline 3-D IC.

, , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (9): 1652-1664 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design space exploration with a cycle-accurate systemC/TLM DRAM controller model., , , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2017)Thermal-Aware Floorplanning and TSV-Planning for Mixed-Type Modules in a Fixed-Outline 3-D IC., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (9): 1652-1664 (2021)Tile-Based Architecture Exploration for Convolutional Accelerators in Deep Neural Networks., , , , , , und . AICAS, Seite 1-4. IEEE, (2021)A 90nm 103.14 TOPS/W Binary-Weight Spiking Neural Network CMOS ASIC for Real-Time Object Classification., , , und . DAC, Seite 1-6. IEEE, (2020)Optimization of AI SoC with Compiler-assisted Virtual Design Platform., , , , und . ISPD, Seite 187-193. ACM, (2023)Application specific component-service-aware trace generation on Android-QEMU., , , , , , und . SoCC, Seite 316-321. IEEE, (2017)Fast Steady-State Thermal Analysis., , , , , und . ISOCC, Seite 15-16. IEEE, (2018)Cost and Benefit Models for Logic and Memory BIST., und . DATE, Seite 710-714. IEEE Computer Society / ACM, (2000)An Improved STBP for Training High-Accuracy and Low-Spike-Count Spiking Neural Networks., , und . DATE, Seite 575-580. IEEE, (2021)A fast thermal-aware fixed-outline floorplanning methodology based on analytical models., , , , , , und . ICCAD, Seite 1:1-1:8. ACM, (2018)