Autor der Publikation

4.7 A 409GOPS/W adaptive and resilient domino register file in 22nm tri-gate CMOS featuring in-situ timing margin and error detection for tolerance to within-die variation, voltage droop, temperature and aging.

, , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

4.7 A 409GOPS/W adaptive and resilient domino register file in 22nm tri-gate CMOS featuring in-situ timing margin and error detection for tolerance to within-die variation, voltage droop, temperature and aging., , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Error Detection and Correction in Microprocessor Core and Memory Due to Fast Dynamic Voltage Droops., , , , , , , , , und 1 andere Autor(en). IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (3): 208-217 (2011)A Sub-cm3 Energy-Harvesting Stacked Wireless Sensor Node Featuring a Near-Threshold Voltage IA-32 Microcontroller in 14-nm Tri-Gate CMOS for Always-ON Always-Sensing Applications., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 52 (4): 961-971 (2017)A 45 nm Resilient Microprocessor Core for Dynamic Variation Tolerance., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 194-208 (2011)A 280mV-to-1.2V wide-operating-range IA-32 processor in 32nm CMOS., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 66-68. IEEE, (2012)A Band-Limited Active Damping Circuit With 13 dB Power Supply Resonance Reduction., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 43 (1): 61-68 (2008)Within-Die Variation-Aware Dynamic-Voltage-Frequency-Scaling With Optimal Core Allocation and Thread Hopping for the 80-Core TeraFLOPS Processor., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 184-193 (2011)Resilient microprocessor design for high performance & energy efficiency., , , , , , , , , und 1 andere Autor(en). ISLPED, Seite 355-356. ACM, (2010)A 45nm resilient and adaptive microprocessor core for dynamic variation tolerance., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 282-283. IEEE, (2010)On-Die Supply-Resonance Suppression Using Band-Limited Active Damping., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 286-603. IEEE, (2007)