( en | de | ru )

 

Disambiguierung von "Lacaita, Andrea L."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Differential tuning oscillators with reduced flicker noise upconversion.

, , , , und . ICECS, Seite 33-36. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

L Bräuer

L Solymosi

L Müller

L Eberl

L Ruess

 

Weitere Publikationen von Autoren mit dem selben Namen

Automatic amplitude control loop for a 2-V, 2.5-GHz LC-tank VCO., , , , und . CICC, Seite 209-212. IEEE, (2001)21.1 A 1.7GHz MDLL-based fractional-N frequency synthesizer with 1.4ps RMS integrated jitter and 3mW power using a 1b TDC., , , , , und . ISSCC, Seite 360-361. IEEE, (2014)Random Dopant Fluctuation and Random Telegraph Noise in Nanowire and Macaroni MOSFETs., , und . ESSDERC, Seite 230-233. IEEE, (2018)A simulation and modeling environment for the analysis and design of charge redistribution DACs used in SAR ADCs., , , und . MIPRO, Seite 74-79. IEEE, (2014)Differential tuning oscillators with reduced flicker noise upconversion., , , , und . ICECS, Seite 33-36. IEEE, (2004)A multi-tank LC-oscillator microwave oscillator example., , , , und . ICECS, Seite 29-32. IEEE, (2004)Analysis and Design of 8-to-101.6-GHz Injection-Locked Frequency Divider by Five With Concurrent Dual-Path Multi-Injection Topology., , , , und . IEEE J. Solid State Circuits, 57 (6): 1788-1799 (2022)A 76.7fs-lntegrated-Jitter and -71.9dBc In-Band Fractional-Spur Bang-Bang Digital PLL Based on an Inverse-Constant-Slope DTC and FCW Subtractive Dithering., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 78-79. IEEE, (2023)A 2GS/s 11b 8x Interleaved ADC with 9.2 ENOB and 69.9dB SFDR in 28nm CMOS., , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Low-Power Divider Retiming in a 3-4 GHz Fractional-N PLL., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 58-II (4): 200-204 (2011)