Autor der Publikation

A 4nm 6163-TOPS/W/b $4790-TOPS/mm^2/b$ SRAM Based Digital-Computing-in-Memory Macro Supporting Bit-Width Flexibility and Simultaneous MAC and Weight Update.

, , , , , , , , , , , , , , , , , und . ISSCC, Seite 132-133. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 12nm 121-TOPS/W 41.6-TOPS/mm2 All Digital Full Precision SRAM-based Compute-in-Memory with Configurable Bit-width For AI Edge Applications., , , , , , , , und . VLSI Technology and Circuits, Seite 24-25. IEEE, (2022)34.4 A 3nm, 32.5TOPS/W, 55.0TOPS/mm2 and 3.78Mb/mm2 Fully-Digital Compute-in-Memory Macro Supporting INT12 × INT12 with a Parallel-MAC Architecture and Foundry 6T-SRAM Bit Cell., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 572-574. IEEE, (2024)A Reliable, Low-Cost, Low-Energy Physically Unclonable Function Circuit Through Effective Filtering., , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2019)Upper Bounds for the Stability Regions of Coded Poisson Receivers., , , und . ISIT, Seite 1997-2002. IEEE, (2023)Degree-degree Correlated Low-density Parity-check Codes Over a Binary Erasure Channel., , , , und . ISIT, Seite 2362-2367. IEEE, (2023)A 4nm 6163-TOPS/W/b $4790-TOPS/mm^2/b$ SRAM Based Digital-Computing-in-Memory Macro Supporting Bit-Width Flexibility and Simultaneous MAC and Weight Update., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 132-133. IEEE, (2023)A Cell-Based Fractional-N Phase-Locked Loop Compiler., und . SMACD, Seite 273-276. IEEE, (2018)Convolutional Coded Poisson Receivers., , , , , und . CoRR, (2024)