Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Technologies for (sub-) 45nm Analog/RF CMOS - Circuit Design Opportunities and Challenges., , , , und . CICC, Seite 679-686. IEEE, (2006)Holisitic device exploration for 7nm node., , , , , , , , , und 5 andere Autor(en). CICC, Seite 1-5. IEEE, (2015)Analysis of microbump induced stress effects in 3D stacked IC technologies., , , , , , , , , und 9 andere Autor(en). 3DIC, Seite 1-5. IEEE, (2011)Design technology co-optimization for enabling 5nm gate-all-around nanowire 6T SRAM., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)A 5-GHz fully integrated ESD-protected low-noise amplifier in 90-nm RF CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 40 (7): 1434-1442 (2005)Technology and architecture for deep submicron RF CMOS technology.. SBCCI, Seite 4. ACM, (2005)STI and eSiGe source/drain epitaxy induced stress modeling in 28 nm technology with replacement gate (RMG) process., , , , , , , , und . ESSDERC, Seite 159-162. IEEE, (2013)A 5 GHz fully integrated ESD-protected low-noise amplifier in 90 nm RF CMOS., , , , , , , , , und . ESSCIRC, Seite 291-294. IEEE, (2004)Low-cost feedback-enabled LNAs in 45nm CMOS., , , , und . ESSCIRC, Seite 100-103. IEEE, (2009)Identifying the Bottlenecks to the RF Performance of FinFETs., , , , , , und . VLSI Design, Seite 111-116. IEEE Computer Society, (2010)