( en | de | ru )

 

Disambiguierung von "Huang, Wei-Hsing"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Twin-8T SRAM Computation-In-Memory Macro for Multiple-Bit CNN-Based Machine Learning.

, , , , , , , , , , , , , , , und . ISSCC, Seite 396-398. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Huang

Chao-Huang Wei

Wei-Teh Huang

Wei-Tung Huang

Wenjung Hsing

 

Weitere Publikationen von Autoren mit dem selben Namen

A Local Computing Cell and 6T SRAM-Based Computing-in-Memory Macro With 8-b MAC Operation for Edge AI Chips., , , , , , , , , und 11 andere Autor(en). IEEE J. Solid State Circuits, 56 (9): 2817-2831 (2021)A 8-b-Precision 6T SRAM Computing-in-Memory Macro Using Segmented-Bitline Charge-Sharing Scheme for AI Edge Chips., , , , , , , , , und 15 andere Autor(en). IEEE J. Solid State Circuits, 58 (3): 877-892 (März 2023)A 55nm 1-to-8 bit Configurable 6T SRAM based Computing-in-Memory Unit-Macro for CNN-based AI Edge Processors., , , , , , , , , und 6 andere Autor(en). A-SSCC, Seite 217-218. IEEE, (2019)15.5 A 28nm 64Kb 6T SRAM Computing-in-Memory Macro with 8b MAC Operation for AI Edge Chips., , , , , , , , , und 17 andere Autor(en). ISSCC, Seite 246-248. IEEE, (2020)A Nonvolatile AI-Edge Processor With SLC-MLC Hybrid ReRAM Compute-in-Memory Macro Using Current-Voltage-Hybrid Readout Scheme., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 116-127 (Januar 2024)A Twin-8T SRAM Computation-In-Memory Macro for Multiple-Bit CNN-Based Machine Learning., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 396-398. IEEE, (2019)ATPRG: an automatic test program generator using HDL-A for fault diagnosis of analog/mixed-signal integrated circuits., und . IEEE Trans. Instrumentation and Measurement, 47 (2): 426-431 (1998)A Two-way SRAM Array based Accelerator for Deep Neural Network On-chip Training., , , , , , , , , und . DAC, Seite 1-6. IEEE, (2020)Test points selection process and diagnosability analysis of analog integrated circuits., und . ICCD, Seite 582-587. IEEE Computer Society, (1998)8-Bit Precision 6T SRAM Compute-in-Memory Macro Using Global Bitline-Combining Scheme for Edge AI Chips., , , , , , , , , und 11 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 71 (4): 2304-2308 (April 2024)